発明情報

ドレイン電流を2倍にできるダブルゲート構成のSiC接合型電界効果トランジスタ

SiC接合型電界効果トランジスタの高温耐性・ノーマリオフ化・ドレイン電流を2倍とするダブルゲートの構成を発明しました。

背景

炭素ケイ素(SiC)は、絶縁破壊電界強度がシリコン(Si)に比べて約10倍高いため、Siの限界を超える高耐圧パワーデバイスの材料として注目されていますが、同時にSiでは実現不可能な200°C以上の高温において動作する集積回路への応用も期待されています。発明者らは以前に、従来のノーマルオン型から新たにノーマルオフ型にした相補型素子であるnチャネルJFET(接合型電界効果トランジスタ)とpチャネルJFETで構成されたSiC集積回路を提案しており、更なる高い移動度が期待されていました。

発明概要と利点

本発明は、SiCへのイオン注入で作製したnチャネルJFETとpチャネルJFETのSiC集積回路の移動度等性能を改善するために、チャネルを縦方向に形成し、両側からチャネルを制御(ダブルゲート方式)したSiC JFETです。ゲートーソース電圧で空乏層の幅が決まることから、ダブルゲート方式により、同じゲート電圧では2倍の空乏層の幅となることから、大電流化・高温動作・集積化に適した素子構造であることから、従来より高い性能を有するSiC集積回路の作製が可能です。

ゲートの設計によってノーマリオフかノーマリオンにも作成可能
例えばnJFET ND~1E17の場合、a<約200nmでノーマリオフ型になります。


試作したデバイスで良好なFET特性を確認
nJFETおよびpJFETともに実測値で良好なFET特性が得られました。


スクリーンショット 2026-05-20 111024.png

図1発明されたSiC JFETの概要図

スクリーンショット 2026-05-20 111031.png

図2作製したnJFET(A)とpJFET(B)におけるドレイン電圧に対するドレイン電流(絶対値)の電気特性(ID -VD特性)のグラフ

開発段階 nチャネルJFETとpチャネルJFETを作製し、それぞれのFET特性を測定し、特性確認済。
希望の連携 •実施許諾契約
•オプション契約
(技術検討のためのF/S)
※日本特許第7074320号
関連リンク PDFで見る

お探しの情報は見つかりましたか?

  • 興味のある研究がある
  • 必要な情報が見つからない
  • 活用したいが流れがわからない

どんなことでも、まずはお気軽にお問い合わせください。

お問い合わせ
  • TLO京都
  • 発明情報
  • ドレイン電流を2倍にできるダブルゲート構成のSiC接合型電界効果トランジスタ
トップへ戻る
株式会社TLO京都

〒606-8501
京都市左京区吉田本町
京都大学 国際科学イノベーション棟3階

お問い合わせ