発明情報

背景

IoTの高性能化に向けて、たとえばMOS集積回路が形成される半導体基板上で、一定の低周波数（数Hz以下）のパルス信号を繰り返し出力するタイミング発振素子の小面積化、および低消費電力化が望まれています。一方で、出力信号を低周波数とするほどコンデンサの大容量化が必要とされ、半導体基板上での面積が必要となり、消費電力も多くなります。そのため、回路素子の面積および低周波数化との間にトレードオフの関係が存在していました。

発明概要と利点

本発明の集積回路用タイミング発振素子は、２つのリーク電流発生素子を備えた回路（図1a）とすることで、コンデンサを小容量とすることができるため、低周波数のおいても、小型化かつ低消費電力化の実現が期待できます（表1）。

➢ 小型化・低消費電力化
本発明の集積回路用タイミング発振素子は、従来の１つリーク電流発生素子を用いる（図１（b))より、２つのリーク電流発生素子の差電流を利用することで、数式（１）より周波数f一定においては、少ないリーク電流IleakでコンデンサCを充電するため、小容量のコンデンサCが実現でき、消費電力も低減できます。また、従来の回路と比較してFoM（信号周波数と占有面積の積）を約1/10とすることができ、出力信号を低周波数とした場合の小型化も期待されます。

数式（１）ｆ∝Ileak/C

➢ MOS集積回路の微細化に対しても高い特性を維持
プロセス（MOS集積回路のゲート長さ）を小さくした場合にも、従来技術と比較して優位性を維持しています(図2)。